Mga Materyales at Disenyo

Ang pagpili ng katugmang substrate at kumbinasyon ng coating ay ang susi sa pagpigil sa napaaga na pagkasira ng bahagi, pagbabawas ng kontaminasyon ng particle, at pag-maximize ng ani ng wafer. Nagbibigay kami ng pinasadyang materyal at mga solusyon sa disenyo ng istruktura sa paligid ng partikular na window ng proseso ng customer (temperatura ng pagpapatakbo, reaktibong gas chemistry, mga rate ng ramp).

Ang Aming Mga Pangunahing Kakayahang Disenyo:

• Mahigpit na Pagtutugma ng Stress ng CTE:Para sa mabilis na thermal cycling (>100 °C/min), tiyak na tumutugma kami sa CTE temperature curves ng high-purity graphite substrates at CVD coatings, na pangunahing binabawasan ang panganib ng coating delamination at micro-cracking.
• Proseso-Scenario-Specific na Pagpili ng Coating:CVD SiC coating para sa Si/SiC epitaxy (Epi), MOCVD, at plasma etching environment; CVD TaC coating para sa mas mataas na temperatura at malakas na corrosive na kondisyon (hal., SiC single-crystal PVT growth).
• Nakokontrol na Resistivity at Thermal Conductivity Optimization:Tumpak na kontrol ng bulk resistivity at thermal conductivity ng substrate at coating upang matugunan ang mga partikular na kinakailangan sa electrical at thermal-field ng RF, ESC electrostatic chucks, o Heating Zone.
• Kontrol sa Pinagmumulan ng Kontaminasyon at Pagbawas ng CoO:Ang mga high-purity na CVD deposition layer ay densely seal porous graphite, makabuluhang binabawasan ang pagdanak ng particle, ultra-trace na metal impurity diffusion, at high-temperature outgassing risk.

Karaniwang Paghahambing ng Pinili ng Coating (Sa isang Sulyap na Gabay)

Tunay na Kaso at Mga Benepisyo ng Customer (Karanasan):

Isang nangungunang tagagawa ng SiC epitaxy (Epi):Gumamit ang orihinal na bahagi ng hindi tugmang CVD TaC coating, na nagreresulta sa labis na interfacial stress at madalas na micro-crack sa mataas na temperatura. Muli naming pinatakbo ang mga thermodynamic simulation at lumipat sa aCTE-matched specialty high-purity graphite substrate + buffer layer + CVD SiC coatingsolusyon. Resulta: ang average na bahagi ng buhay ay tumaas mula 200 oras hanggang 850 oras; taunang dalas ng pagpapalit bawat tool ay bumaba mula 40 hanggang 9 na beses; Ang komprehensibong kagamitan sa pagtitipid sa gastos ng O&M ay lumampas sa RMB 650,000 bawat taon.

Ulat ng pagsusuri sa kadalisayan ng GDMS para sa mga coating ng TaC at SiC

FAQ

Simulan ang Iyong Eksklusibong Serbisyo Ngayon