Isang Kumpletong Paliwanag ng Proseso ng Paggawa ng Chip (2/2): Mula sa Wafer hanggang sa Pag -iimpake at Pagsubok

Ang paggawa ng bawat produkto ng semiconductor ay nangangailangan ng daan -daang mga proseso, at ang buong proseso ng pagmamanupaktura ay nahahati sa walong hakbang:Pagproseso ng Wafer - Oxidation - Photolithography - Etching - Manipis na Pag -aalis ng Pelikula - Interconnection - Pagsubok - Packaging.

---

Hakbang 5: Manipis na Pag -aalis ng Pelikula

Upang lumikha ng mga micro aparato sa loob ng chip, kailangan nating patuloy na magdeposito ng mga layer ng manipis na pelikula at alisin ang labis na mga bahagi sa pamamagitan ng pag -etching, at magdagdag din ng ilang mga materyales upang paghiwalayin ang iba't ibang mga aparato. Ang bawat transistor o memorya ng cell ay itinayo nang hakbang -hakbang sa proseso sa itaas. Ang "manipis na pelikula" na pinag -uusapan natin dito ay tumutukoy sa isang "pelikula" na may kapal na mas mababa sa 1 micron (μm, isang milyon -milyong isang metro) na hindi maaaring ginawa ng mga ordinaryong pamamaraan sa pagproseso ng mekanikal. Ang proseso ng paglalagay ng isang pelikula na naglalaman ng kinakailangang mga yunit ng molekular o atomic sa isang wafer ay "pag -aalis".

Upang makabuo ng isang multi-layer na semiconductor na istraktura, kailangan muna nating gumawa ng isang stack ng aparato, iyon ay, kahalili na isalansan ang maraming mga layer ng manipis na metal (conductive) na mga pelikula at dielectric (insulating) na mga pelikula sa ibabaw ng wafer, at pagkatapos ay alisin ang labis na mga bahagi sa pamamagitan ng paulit-ulit na mga proseso ng pag-etching upang makabuo ng isang three-dimensional na istraktura. Ang mga pamamaraan na maaaring magamit para sa mga proseso ng pag -aalis ay kasama ang kemikal na pag -aalis ng singaw (CVD), pag -aalis ng atomic layer (ALD), at pisikal na pag -aalis ng singaw (PVD), at ang mga pamamaraan na gumagamit ng mga pamamaraan na ito ay maaaring nahahati sa tuyo at basa na pag -aalis.

Chemical Vapor Deposition (CVD)

Sa pag -aalis ng singaw ng kemikal, ang mga gas ng precursor ay gumanti sa isang silid ng reaksyon upang makabuo ng isang manipis na pelikula na nakakabit sa ibabaw ng wafer at byproducts na pumped sa labas ng silid. Ang pag-aalis ng singaw ng kemikal na pinahusay ng plasma ay gumagamit ng plasma upang makabuo ng mga reaktor na gas. Ang pamamaraang ito ay binabawasan ang temperatura ng reaksyon, na ginagawang perpekto para sa mga istrukturang sensitibo sa temperatura. Ang paggamit ng plasma ay maaari ring mabawasan ang bilang ng mga deposito, na madalas na nagreresulta sa mas mataas na kalidad na mga pelikula.

Atomic Layer Deposition (ALD)

Ang pag -aalis ng layer ng atomic ay bumubuo ng mga manipis na pelikula sa pamamagitan ng pagdeposito lamang ng ilang mga layer ng atomic sa isang pagkakataon. Ang susi sa pamamaraang ito ay ang pag -ikot ng mga independiyenteng mga hakbang na isinasagawa sa isang tiyak na pagkakasunud -sunod at mapanatili ang mahusay na kontrol. Ang patong sa ibabaw ng wafer na may precursor ay ang unang hakbang, at pagkatapos ay ang iba't ibang mga gas ay ipinakilala upang umepekto sa precursor upang mabuo ang nais na sangkap sa ibabaw ng wafer.

Pisikal na pag -aalis ng singaw (PVD)

Tulad ng ipinahihiwatig ng pangalan, ang pisikal na pag -aalis ng singaw ay tumutukoy sa pagbuo ng mga manipis na pelikula sa pamamagitan ng pisikal na paraan. Ang sputtering ay isang pisikal na pamamaraan ng pag -aalis ng singaw na gumagamit ng argon plasma upang mag -sputter atoms mula sa isang target at ideposito ang mga ito sa ibabaw ng isang wafer upang makabuo ng isang manipis na pelikula. Sa ilang mga kaso, ang na -deposito na pelikula ay maaaring gamutin at mapabuti sa pamamagitan ng mga pamamaraan tulad ng Ultraviolet Thermal Treatment (UVTP).

Hakbang 6: Interconnection

Ang conductivity ng semiconductors ay sa pagitan ng mga conductor at non-conductors (i.e. insulators), na nagpapahintulot sa amin na ganap na makontrol ang daloy ng koryente. Ang lithography na batay sa Wafer, mga proseso ng etching at pag-aalis ay maaaring magtayo ng mga sangkap tulad ng mga transistor, ngunit kailangan nilang konektado upang paganahin ang paghahatid at pagtanggap ng kapangyarihan at signal.

Ang mga metal ay ginagamit para sa interconnection ng circuit dahil sa kanilang kondaktibiti. Ang mga metal na ginamit para sa mga semiconductor ay kailangang matugunan ang mga sumusunod na kondisyon:

· Mababang resistivity: Dahil ang mga metal circuit ay kailangang pumasa sa kasalukuyang, ang mga metal sa kanila ay dapat magkaroon ng mababang pagtutol.

· Katatagan ng thermochemical: Ang mga katangian ng mga materyales na metal ay dapat manatiling hindi nagbabago sa panahon ng proseso ng pagkakaugnay ng metal.

· Mataas na pagiging maaasahan: Habang bubuo ang pinagsama -samang teknolohiya ng circuit, kahit na ang maliit na halaga ng mga materyales na magkakaugnay na metal ay dapat magkaroon ng sapat na tibay.

· Gastos sa Paggawa: Kahit na ang unang tatlong mga kondisyon ay natutugunan, ang materyal na gastos ay masyadong mataas upang matugunan ang mga pangangailangan ng paggawa ng masa.

Ang proseso ng interconnection ay pangunahing gumagamit ng dalawang materyales, aluminyo at tanso.

Proseso ng Interconnection ng Aluminyo

Ang proseso ng interconnection ng aluminyo ay nagsisimula sa pag -aalis ng aluminyo, application ng photoresist, pagkakalantad at pag -unlad, na sinusundan ng pag -etching upang mapili ang anumang labis na aluminyo at photoresist bago pumasok sa proseso ng oksihenasyon. Matapos makumpleto ang mga hakbang sa itaas, ang mga proseso ng photolithography, etching at pag -aalis ay paulit -ulit hanggang makumpleto ang pagkakaugnay.

Bilang karagdagan sa mahusay na kondaktibiti, ang aluminyo ay madaling mag -photolithograph, etch at deposito. Bilang karagdagan, mayroon itong mababang gastos at mahusay na pagdirikit sa pelikulang Oxide. Ang mga kawalan nito ay madaling i -corrode at may mababang punto ng pagtunaw. Bilang karagdagan, upang maiwasan ang aluminyo mula sa pagtugon sa silikon at nagiging sanhi ng mga problema sa koneksyon, ang mga deposito ng metal ay kailangang idagdag sa hiwalay na aluminyo mula sa wafer. Ang deposito na ito ay tinatawag na "barrier metal".

Ang mga circuit ng aluminyo ay nabuo sa pamamagitan ng pag -aalis. Matapos pumasok ang wafer sa silid ng vacuum, ang isang manipis na pelikula na nabuo ng mga partikulo ng aluminyo ay sumunod sa wafer. Ang prosesong ito ay tinatawag na "Vapor Deposition (VD)", na kinabibilangan ng pag -aalis ng singaw ng kemikal at pag -aalis ng singaw ng pisikal.

Proseso ng interconnection ng tanso

Habang ang mga proseso ng semiconductor ay nagiging mas sopistikado at pag -urong ng mga sukat ng aparato, ang bilis ng koneksyon at mga de -koryenteng katangian ng mga circuit ng aluminyo ay hindi na sapat, at ang mga bagong conductor na nakakatugon sa parehong laki at mga kinakailangan sa gastos ay kinakailangan. Ang unang kadahilanan na maaaring palitan ng tanso ang aluminyo ay mayroon itong mas mababang pagtutol, na nagbibigay -daan para sa mas mabilis na bilis ng koneksyon ng aparato. Ang tanso ay mas maaasahan din sapagkat mas lumalaban ito sa electromigration, ang paggalaw ng mga metal na ion kapag kasalukuyang dumadaloy sa pamamagitan ng isang metal, kaysa sa aluminyo.

Gayunpaman, ang tanso ay hindi madaling bumubuo ng mga compound, na ginagawang mahirap na singaw at alisin mula sa ibabaw ng isang wafer. Upang matugunan ang problemang ito, sa halip na etching tanso, nagdeposito kami at etch dielectric na mga materyales, na bumubuo ng mga pattern ng linya ng metal na binubuo ng mga trenches at vias kung kinakailangan, at pagkatapos ay punan ang nabanggit na "mga pattern" na may tanso upang makamit ang pagkakaugnay, isang proseso na tinatawag na "damascene".

Habang ang mga atomo ng tanso ay patuloy na nagkakalat sa dielectric, bumababa ang pagkakabukod ng huli at lumilikha ng isang layer ng hadlang na humaharang sa mga tanso na tanso mula sa karagdagang pagsasabog. Ang isang manipis na layer ng buto ng tanso ay pagkatapos ay nabuo sa layer ng hadlang. Ang hakbang na ito ay nagbibigay -daan sa electroplating, na kung saan ay ang pagpuno ng mga pattern ng mataas na aspeto na may tanso. Matapos ang pagpuno, ang labis na tanso ay maaaring alisin sa pamamagitan ng metal kemikal na mekanikal na buli (CMP). Matapos makumpleto, ang isang film na oxide ay maaaring ideposito, at ang labis na pelikula ay maaaring alisin sa pamamagitan ng mga proseso ng photolithography at etching. Ang proseso sa itaas ay kailangang ulitin hanggang makumpleto ang pagkakaugnay ng tanso.

Mula sa paghahambing sa itaas, makikita na ang pagkakaiba sa pagitan ng magkakaugnay na tanso at pagkakaugnay ng aluminyo ay ang labis na tanso ay tinanggal ng metal CMP sa halip na etching.

Hakbang 7: Pagsubok

Ang pangunahing layunin ng pagsubok ay upang mapatunayan kung ang kalidad ng semiconductor chip ay nakakatugon sa isang tiyak na pamantayan, upang maalis ang mga produktong may depekto at pagbutihin ang pagiging maaasahan ng chip. Bilang karagdagan, ang mga depektibong produkto na nasubok ay hindi papasok sa hakbang ng packaging, na tumutulong upang makatipid ng gastos at oras. Ang Electronic Die Sorting (EDS) ay isang paraan ng pagsubok para sa mga wafer.

Ang EDS ay isang proseso na nagpapatunay sa mga de -koryenteng katangian ng bawat chip sa estado ng wafer at sa gayon ay mapapabuti ang ani ng semiconductor. Ang mga ED ay maaaring nahahati sa limang hakbang, tulad ng sumusunod:

01 Pagsubaybay sa Elektronikong Parameter (EPM)

Ang EPM ay ang unang hakbang sa pagsubok ng semiconductor chip. Susubukan ng hakbang na ito ang bawat aparato (kabilang ang mga transistor, capacitor, at diode) na kinakailangan para sa mga semiconductor na integrated circuit upang matiyak na ang kanilang mga de -koryenteng mga parameter ay nakakatugon sa mga pamantayan. Ang pangunahing pag -andar ng EPM ay upang magbigay ng sinusukat na data ng elektrikal na katangian, na gagamitin upang mapagbuti ang kahusayan ng mga proseso ng pagmamanupaktura ng semiconductor at pagganap ng produkto (hindi upang makita ang mga produktong may depekto).

02 Wafer Aging Test

Ang rate ng depekto ng semiconductor ay nagmula sa dalawang aspeto, lalo na ang rate ng mga depekto sa pagmamanupaktura (mas mataas sa maagang yugto) at ang rate ng mga depekto sa buong ikot ng buhay. Ang Wafer Aging Test ay tumutukoy sa pagsubok sa wafer sa ilalim ng isang tiyak na temperatura at boltahe ng AC/DC upang malaman ang mga produkto na maaaring magkaroon ng mga depekto sa unang yugto, iyon ay, upang mapagbuti ang pagiging maaasahan ng pangwakas na produkto sa pamamagitan ng pagtuklas ng mga potensyal na depekto.

03 pagtuklas

Matapos makumpleto ang pag -iipon, ang semiconductor chip ay kailangang konektado sa aparato ng pagsubok na may isang probe card, at pagkatapos ay ang temperatura, bilis at mga pagsubok sa paggalaw ay maaaring isagawa sa wafer upang mapatunayan ang may -katuturang mga pag -andar ng semiconductor. Mangyaring tingnan ang talahanayan para sa isang paglalarawan ng mga tukoy na hakbang sa pagsubok.

04 Pag -aayos

Ang pag -aayos ay ang pinakamahalagang hakbang sa pagsubok dahil ang ilang mga may sira na chips ay maaaring ayusin sa pamamagitan ng pagpapalit ng mga may problemang sangkap.

05 Dotting

Ang mga chips na nabigo ang elektrikal na pagsubok ay pinagsunod -sunod sa mga nakaraang hakbang, ngunit kailangan pa rin nilang minarkahan upang makilala ang mga ito. Noong nakaraan, kailangan naming markahan ang mga may sira na chips na may espesyal na tinta upang matiyak na maaari silang makilala gamit ang hubad na mata, ngunit ngayon ang awtomatikong pinagsama ng system ayon sa halaga ng data ng pagsubok.

Hakbang 8: Packaging

Matapos ang nakaraang ilang mga proseso, ang wafer ay bubuo ng mga square chips ng pantay na laki (na kilala rin bilang "solong chips"). Ang susunod na bagay na dapat gawin ay upang makakuha ng mga indibidwal na chips sa pamamagitan ng pagputol. Ang mga bagong cut chips ay napaka -marupok at hindi maaaring makipagpalitan ng mga de -koryenteng signal, kaya kailangan nilang maproseso nang hiwalay. Ang prosesong ito ay packaging, na kasama ang pagbuo ng isang proteksiyon na shell sa labas ng semiconductor chip at pinapayagan silang makipagpalitan ng mga signal ng elektrikal sa labas. Ang buong proseso ng packaging ay nahahati sa limang mga hakbang, lalo na ang wafer sawing, solong chip attachment, interconnection, paghuhulma at pagsubok sa packaging.

01 wafer sawing

Upang maputol ang hindi mabilang na nakaayos na mga chips mula sa wafer, dapat muna nating maingat na "giling" ang likod ng wafer hanggang sa ang kapal nito ay nakakatugon sa mga pangangailangan ng proseso ng packaging. Pagkatapos ng paggiling, maaari naming i -cut kasama ang linya ng eskriba sa wafer hanggang sa hiwalay ang semiconductor chip.

Mayroong tatlong uri ng teknolohiya ng wafer sawing: pagputol ng talim, pagputol ng laser at pagputol ng plasma. Ang blade dicing ay ang paggamit ng isang talim ng brilyante upang i -cut ang wafer, na kung saan ay madaling kapitan ng frictional heat at mga labi at sa gayon ay masira ang wafer. Ang laser dicing ay may mas mataas na katumpakan at madaling mahawakan ang mga wafer na may manipis na kapal o maliit na linya ng eskriba. Ginagamit ng plasma dicing ang prinsipyo ng plasma etching, kaya naaangkop din ang teknolohiyang ito kahit na napakaliit ng spacing line spacing.

02 Single Wafer Attachment

Matapos ang lahat ng mga chips ay nahihiwalay mula sa wafer, kailangan nating ilakip ang mga indibidwal na chips (solong wafers) sa substrate (lead frame). Ang pag -andar ng substrate ay upang maprotektahan ang mga semiconductor chips at paganahin ang mga ito upang makipagpalitan ng mga de -koryenteng signal na may mga panlabas na circuit. Ang mga adhesive ng likido o solid tape ay maaaring magamit upang ilakip ang mga chips.

03 Interconnection

Matapos mailakip ang chip sa substrate, kailangan din nating ikonekta ang mga punto ng contact ng dalawa upang makamit ang palitan ng signal ng elektrikal. Mayroong dalawang mga pamamaraan ng koneksyon na maaaring magamit sa hakbang na ito: wire bonding gamit ang manipis na metal wires at flip chip bonding gamit ang spherical na mga bloke ng ginto o mga bloke ng lata. Ang wire bonding ay isang tradisyunal na pamamaraan, at ang teknolohiyang pag -bonding ng flip chip ay maaaring mapabilis ang pagmamanupaktura ng semiconductor.

04 Paghuhulma

Matapos makumpleto ang koneksyon ng semiconductor chip, kinakailangan ang isang proseso ng paghubog upang magdagdag ng isang pakete sa labas ng chip upang maprotektahan ang semiconductor integrated circuit mula sa mga panlabas na kondisyon tulad ng temperatura at halumigmig. Matapos gawin ang amag ng package kung kinakailangan, kailangan nating ilagay ang semiconductor chip at epoxy molding compound (EMC) sa amag at i -seal ito. Ang selyadong chip ay ang pangwakas na form.

05 Pagsubok sa Packaging

Ang mga chips na mayroon nang kanilang pangwakas na form ay dapat ding pumasa sa panghuling defect test. Ang lahat ng natapos na semiconductor chips na pumapasok sa pangwakas na pagsubok ay tapos na semiconductor chips. Ilalagay ang mga ito sa mga kagamitan sa pagsubok at magtatakda ng iba't ibang mga kondisyon tulad ng boltahe, temperatura at kahalumigmigan para sa mga pagsubok sa elektrikal, pag -andar at bilis. Ang mga resulta ng mga pagsubok na ito ay maaaring magamit upang makahanap ng mga depekto at pagbutihin ang kalidad ng produkto at kahusayan sa paggawa.

Ebolusyon ng teknolohiya ng packaging

Habang bumababa ang laki ng chip at tumaas ang mga kinakailangan sa pagganap, ang packaging ay sumailalim sa maraming mga makabagong teknolohiya sa nakaraang ilang taon. Ang ilang mga teknolohiyang naka-oriented na naka-oriented na mga teknolohiya at solusyon ay kasama ang paggamit ng pag-aalis para sa mga tradisyunal na proseso ng back-end tulad ng wafer-level packaging (WLP), mga proseso ng pag-agaw at teknolohiya ng muling pamamahagi (RDL) na teknolohiya, pati na rin ang mga teknolohiya ng etching at paglilinis para sa pagmamanupaktura ng wafer ng front-end.

Ano ang Advanced na packaging?

Ang tradisyunal na packaging ay nangangailangan ng bawat chip na maputol sa wafer at mailagay sa isang amag. Ang Wafer-Level Packaging (WLP) ay isang uri ng advanced na teknolohiya ng packaging, na tumutukoy sa direktang pag-iimpake ng chip sa wafer. Ang proseso ng WLP ay upang mag -package at subukan muna, at pagkatapos ay paghiwalayin ang lahat ng nabuo na chips mula sa wafer sa isang pagkakataon. Kung ikukumpara sa tradisyonal na packaging, ang bentahe ng WLP ay mas mababang gastos sa produksyon.

Ang advanced na packaging ay maaaring nahahati sa 2D packaging, 2.5D packaging at 3D packaging.

Mas maliit na 2D packaging

Tulad ng nabanggit kanina, ang pangunahing layunin ng proseso ng packaging ay may kasamang pagpapadala ng signal ng semiconductor chip sa labas, at ang mga paga na nabuo sa wafer ay ang mga contact point para sa pagpapadala ng mga signal ng input/output. Ang mga paga na ito ay nahahati sa fan-in at fan-out. Ang dating hugis ng tagahanga ay nasa loob ng maliit na tilad, at ang huli na hugis ng tagahanga ay lampas sa saklaw ng chip. Tinatawag namin ang input/output signal I/O (input/output), at ang bilang ng input/output ay tinatawag na I/O count. Ang bilang ng I/O ay isang mahalagang batayan para sa pagtukoy ng paraan ng packaging. Kung ang bilang ng I/O ay mababa, ginagamit ang fan-in packaging. Dahil ang laki ng chip ay hindi nagbabago pagkatapos ng packaging, ang prosesong ito ay tinatawag ding chip-scale packaging (CSP) o wafer-level chip-scale packaging (WLCSP). Kung ang bilang ng I/O ay mataas, ang fan-out packaging ay karaniwang ginagamit, at ang mga redistribution layer (RDL) ay kinakailangan bilang karagdagan sa mga paga upang paganahin ang pag-ruta ng signal. Ito ay "fan-out wafer-level packaging (fowlp)."

2.5D packaging

Ang teknolohiya ng packaging ng 2.5D ay maaaring maglagay ng dalawa o higit pang mga uri ng mga chips sa isang solong pakete habang pinapayagan ang mga signal na ma -rampa sa paglaon, na maaaring dagdagan ang laki at pagganap ng package. Ang pinaka -malawak na ginagamit na paraan ng packaging ng 2.5D ay upang ilagay ang memorya at lohika chips sa isang solong pakete sa pamamagitan ng isang silikon na interposer. Ang 2.5D packaging ay nangangailangan ng mga pangunahing teknolohiya tulad ng through-silicon vias (TSV), micro bumps, at fine-pitch RDL.

3D packaging

Ang teknolohiyang 3D packaging ay maaaring maglagay ng dalawa o higit pang mga uri ng chips sa isang solong pakete habang pinapayagan ang mga signal na ma -ruta nang patayo. Ang teknolohiyang ito ay angkop para sa mas maliit at mas mataas na I/O count semiconductor chips. Ang TSV ay maaaring magamit para sa mga chips na may mataas na bilang ng I/O, at ang wire bonding ay maaaring magamit para sa mga chips na may mababang bilang ng I/O, at sa huli ay bumubuo ng isang sistema ng signal kung saan ang mga chips ay nakaayos nang patayo. Ang mga pangunahing teknolohiya na kinakailangan para sa 3D packaging ay may kasamang TSV at micro-bump na teknolohiya.

Sa ngayon, ang walong mga hakbang ng paggawa ng produkto ng semiconductor na "pagproseso ng wafer - oksihenasyon - photolithography - etching - manipis na pag -aalis ng pelikula - interconnection - pagsubok - packaging" ay ganap na ipinakilala. Mula sa "buhangin" hanggang sa "chips", ang teknolohiya ng semiconductor ay gumaganap ng isang tunay na bersyon ng "Pagiging Mga Bato sa Ginto".

---

Ang Vetek Semiconductor ay isang propesyonal na tagagawa ng Tsino ngTantalum Carbide Coating, Silicon Carbide Coating, Espesyal na Graphite, Silicon Carbide CeramicsatIba pang mga semiconductor ceramics. Ang Vetek Semiconductor ay nakatuon sa pagbibigay ng mga advanced na solusyon para sa iba't ibang mga produktong SIC Wafer para sa industriya ng semiconductor.

Kung interesado ka sa mga produkto sa itaas, mangyaring huwag mag -atubiling makipag -ugnay sa amin nang direkta.  

MOB: +86-180 6922 0752

WhatsApp: +86 180 6922 0752

Email: anny@veteksemi.com